Brückenschlag zwischen Design und Fertigung

Autor: Benjamin Jordan, Senior Manager, Content Marketing Strategy, Altium

Vor einiger Zeit habe ich mich mit der Frage auseinandergesetzt, welche weiteren Voraussetzungen zu erfüllen sind, um aus der Idee für ein Design am Ende eine funktionierende Leiterplatte hervorzubringen. Ich bin davon überzeugt, dass die ECAD-Anbieter heute mehr denn je gefordert sind, eng mit den Leiterplattenherstellern zusammenzuarbeiten.
Bei den ECAD-Anbietern hat es oft aber den Anschein, als würden sie eher ihr eigenes Ding machen. Obwohl die Anbieter von ECAD-Werkzeugen in der Vergangenheit viel geleistet haben, um den Entwurf einer Leiterplatte zu beschleunigen und zu vereinfachen, existiert immer noch eine erhebliche Diskrepanz zwischen dem, was ein Designer beabsichtigt, denkt und per ECAD ausarbeitet und dem, was ein Leiterplattenhersteller benötigt, um die Platinen ohne aufwändige Nacharbeit herzustellen und zu bestücken. Daher ist es sinnvoll, möglichst viele Datenformate zu unterstützen. Allerdings sind damit noch nicht alle Probleme aus dem Weg geräumt. Fertigungsgerechtes Design bedeutet auch ‚Design for Manufacturing‘ oder kurz DFM. Die IPC hat im Laufe der vergangenen Jahre einiges unternommen, um diese offensichtlich bestehende Lücke zu schließen. Dies ist auch der Grund, warum die aktuellen CID- und CID+-Programme große Betonung auf DFX legen. DFX steht für ‚Design for X‘. Darin steht das ‚X‘ als Platzhalter für den Begriff ‚Design for eXcellence‘ und beinhaltet die Bereiche Produktion, Montage und Test. Dahinter steht folgender Gedankengang: wenn Leiterplattenentwickler mit den Werkstoffen, Prozessen, Arbeitsschritten und Restriktionen eines Leiterplattenherstellers vertraut gemacht werden, erhalten sie damit das nötige Wissen, um fertigungsgerechte Leiterplatten-Entwürfe abzuliefern. Dazu gehört auch die Klassifizierung von Leiterplatten nach ihrer Komplexität und Herstellbarkeit.

Entwickler als Mittler mit Übersicht

Dem Entwickler fällt damit eine neue Aufgabe zu, nämlich die des Mittlers zwischen technischem Management, Produktmarketing und Hersteller. Dazu gehören auch tiefergreifende Abklärungen über ein Produkt, das sich noch in Arbeit befindet. Oft unterscheiden sich die Vorstellungen der Marketingabteilung von der tatsächlichen Machbarkeit, insbesondere, wenn dadurch die Produktionskosten steigen. Es ist eine immense Aufgabe für die Entwickler, den gesamten Produktions- und Bestückungsprozess im Blick zu behalten und mit den Wünschen der übrigen Beteiligten in Einklang zu bringen. Wenn ich heute Layouter einstellen müsste, würde ich meine Suche schon allein aus diesem Grund auf CID-zertifizierte Kandidaten eingrenzen, obwohl es natürlich auch auf die praktische Erfahrung ankommt. Es ist heute essenziell, sich einen Betrieb für die Leiterplattenherstellung einmal selbst anzuschauen. Glücklicherweise sind auch die meisten Betriebe gewillt, unter fachkundiger Leitung einen Einblick in ihre Fertigung zu gewähren. Ich selbst habe in den vergangenen Wochen mehrere Leiterplattenhersteller besucht.

Design versus Produktion?

Die möglichen Probleme zwischen Design und Produktion möchte ich anhand eines praktischen Beispiels verdeutlichen. Anlässlich eines Besuchs bei Sierra Circuits in Sunnyvale (Kalifornien/USA) – auch unter dem Namen ProtoExpress.com bekannt – zeigte man mir die Vorbereitung und Laminierung eines kompletten starr-flexiblen Nutzens. Für mich war dies ein Schlüsselerlebnis, denn ich lernte nicht nur die Herstellung eines Starr-Flex-Boards aus erster Hand kennen, mir wurden auch der Fertigungsprozess und die damit verbundenen Einschränkungen bewusst. Das Beispiel war besonders deshalb interessant, weil die fragliche Leiterplatte sehr klein war – die starren Teile hatten die Größe einer Ein-Euro- Münze – und sollte zwischen den starren Teilen sehr dünne flexible Abschnitte von etwa 3mm Breite bekommen. Der Prototyp dieser Leiterplatte ist in Bild 1 zu sehen. Wegen der schmalen flexiblen Abschnitte war es nicht möglich, ein ‚Bikini‘-Coverlay für den biegsamen Teil zu verwenden. Die als Coverlay dienende Polyimidfolie musste sich deshalb über die gesamte Laminierung der Leiterplatte erstrecken. Die Konsequenz hiervon war wiederum, dass Acryl-Klebeschichten erforderlich waren, um die Polyimid-Coverlayschichten mit den starren Leiterplattenkernen zu verbinden. Dies mag zunächst unproblematisch erscheinen, allerdings ist die Leiterplatte in den starren Bereichen vierlagig. Durch die dichte Bestückung mit Bauelementen auf der obersten und untersten Lage war es riskant, derart kleine Durchkontaktierungen zu verwenden, denn die Klebeschichten dehnen sich während des Reflow-Lötens bekanntermaßen in z-Richtung aus. Der Hersteller erkannte, dass es bei dieser Platine durch Via-Brüche, die sich infolge der Ausdehnung der Klebeschicht ergeben können, zu höheren Ausschussquoten kommen würde. Ausschlaggebend für die Verwendung von Klebeschichten waren die Größenrestriktion des Designs und das mechanische Format. Der Hersteller wies daraufhin den Layouter auf die Probleme und Risiken hin. Im vorliegenden Fall allerdings war für den zuständigen Designer die Zeit für eine Layout-Änderung zu knapp, um im Gegenzug eine höhere Fertigungsausbeute zu erreichen und gleichzeitig das erforderliche Format des Produkts beizubehalten. Wieder einmal greift hier der seit ewigen Zeiten bestehende Konflikt zwischen des – vorwiegend vom Marketing vorgegebenen – Formfaktors und der Produktion – in diesem Falle der Ausschussquote. Im aufgezeigten Beispiel mussten die Prototypen rasch zur Verfügung stehen und deshalb gab der Designer die Produktion in Auftrag, obwohl er um die Risiken wusste.

Design anpassen – Ausschussquote verringern

Sierra ist eine sogenannte ‚Educator Fab‘. Damit bezeichne ich einen Hersteller, der den Designern mitteilt, was es an ihren Layouts zu verbessern gibt. Trotzdem bleibt ein gewisses Maß an Frustration, da beim Hersteller der Eindruck entstehen muss, die Layouter würden nur selten umfassende DFM-Checks mit ihren Designs durchführen. Wie man mir mitteilte, ist es nach wie vor an der Tagesordnung, dass Layouts im ersten Anlauf wegen DFM-Problemen zurückgewiesen werden, nachdem sie vom Hersteller mit ihren eigenen CAM/DFM-Tools getestet wurden.

Die Firma Hughes in San Marcos (Kalifornien/USA) ist ein Vertreter eines anderen Typs von Herstellern. Dieser fordert die ursprünglichen Quelldokumente des PCB-Designers im nativen ECAD-Format an. Einen solchen Hersteller nenne ich im Allgemeinen ‚Fix-it Fab‘. Ein solcher Hersteller versteht es als Bestandteil seiner Dienstleistung, die zur Verringerung der Ausschussquote und Senkung der Kosten notwendigen Veränderungen am eingereichten Design vorzunehmen. Dies geschieht, indem er das Design für seine Prozesse und sein Equipment optimiert. Die meisten Großserien-Hersteller würden auch gerne in ähnlicher Weise mit dem Layouter kooperieren, um die Ausschussquote zu drücken. Zu berücksichtigen ist allerdings, dass dieses Vorgehen mit Herstellern in fernen Ländern unter Umständen nicht wünschenswert ist. Kennzeichnend dafür ist die Antwort von Hughes auf meine Frage, wie man denn in der ECAD-Software die Masken generieren solle. Die prägnante Antwort hierzu lautete: „Gar nicht, das machen wir für Sie per CAM.“ In den Äußerungen aller Leiterplatten-Hersteller, mit denen ich gesprochen habe, gibt es jedoch einen Grundtenor, der da lautet: Auch wenn den Leiterplattenentwicklern DFM-Checks und -Werkzeuge zur Verfügung stehen, existiert kein Industriestandard dafür, wie die Layouter vor der Übergabe an den Hersteller komplette DFM-Checks durchführen können. Einheitlich wird beklagt, dass die Layouter größtenteils keine produktionstauglichen Designs einreichen. Als Reaktion darauf könnte man fragen, wie es mit dem ‚Constraint-Driven Design‘, also sinngemäß mit dem an den Vorgaben orientierten Design steht. Schließlich kann ein Entwickler, der gut mit den Vorgaben vertraut ist und die Design Rule Checks anhand der Fertigungs-Vorgaben durchführen kann, das Problem bereits heute weitgehend lösen. Eine Schwierigkeit kann es hierbei sein, dass eine Platine nicht selten von mehreren Herstellern produziert werden muss, die möglicherweise unterschiedliches Equipment einsetzen. Als mögliche Antwort auf diese Problematik fallen einem die allgemein akzeptierten Datenformate wie IPC-2581 oder ODB++ ein. Tatsächlich verspricht IPC-2581 eine rationellere Datenübergabe. Es bleibt jedoch das Grundproblem, dass Leiterplattendesigns oft mit zu wenig Verständnis für die Fertigbarkeit in Angriff genommen werden.

DFM-Checks effektiv nutzen

Als ich dieses Problem bei Sierra, Hughes und anderen Unternehmen ansprach, erhielt ich die überraschend deutliche Antwort, dass ECAD-Tools keine geeigneten DFM-Checks enthalten. Ich muss gestehen, dass mich diese Aussage zunächst völlig verblüffte. Denn bei näherem Hinsehen erkannte ich, dass die besagten DFM-Checks in der Design Rule Check Engine des ECAD-Tools durchaus verfügbar sind. Das eigentliche Problem liegt aber darin, dass diese Checks vom Entwicklern entweder nicht genutzt werden oder die Vorgaben nicht entsprechend den Möglichkeiten des jeweiligen Herstellers korrekt definiert werden. Verdeutlichen lässt sich dies am Beispiel des Drucks von Siebdrucktinte auf rohes Kupfer. Zu Testzwecken erstellte ich ein Design, in dem sich etwas Siebdruck-Text über ein so genanntes ‚untented Via‘ (eine Durchkontaktierung ohne Lötstoppmaske über den Kupfer-Lötaugen) erstreckte und schickte es an drei verschiedene Leiterplattenhersteller – eine ‚Educator Fab‘, eine ‚Fix-It Fab‘ und an einen Broker für die Produktion in Übersee. Der erstgenannte informierte mich umgehend, dass ein Siebdruck über eine Maskenöffnung reiche und ich dieses Problem in meinem Design beheben solle. Der zweitgenannte forderte die Designdateien im nativen Format (Altium Designer oder Protel) an. Der Broker schließlich schickte einfach die Gerber Files an einen Hersteller, der mir per E-Mail mitteilte, einige Siebdruck-Elemente würden wegen Überschneidungen mit Maskenöffnungen entfernt. In allen drei Fällen hätte sich mindestens das Produktionsdatum verzögert. Welche Lösungsoptionen gibt es also hier?

Einheitliche DFM-Checks als mögliche Option?

Eine mögliche Option besteht in der Entwicklung einer Reihe einheitlicher, grundlegender DFM-Checks, die von allen Entwicklern bei einfachen bis mittleren Designs der Produzierbarkeits-Stufen 1 und 2 angewandt werden können. Ein Branchenverband könnte hierzu eine Liste von DFM-Checks mitsamt den zulässigen Toleranzen erstellen und veröffentlichen. Diese könnten dann in die Design Rule Check Engine beliebiger ECAD-Tools übernommen werden. Layouter könnten diese dann effizient anwenden – im Vertrauen darauf, dass die meisten Produktionsstätten die damit überprüften Platinen auch erfolgreich produzieren können. So schön das auch klingen mag – in der Praxis ist dies schwierig umzusetzen, denn die Zahl der entsprechenden Vorgaben ist enorm.

Technisches Personal in Designplanung einbeziehen?

Eine andere Möglichkeit besteht darin, die Leiterplattenhersteller vermehrt in die Entwicklung von ECAD-Tools einzubeziehen. Einige Unternehmen nutzten hierzu kostenlose PCB-Designtools als eine Art Lockmittel. Allerdings ist die Programmierung von ECAD-Werkzeugen, die effizient mit Mainstream-Designs oder gar anspruchsvollen Projekten fertig werden, außerordentlich aufwändig. Ich würde sogar behaupten, dass dies zu viele Finanzmittel aus dem Kerngeschäft eines Leiterplattenherstellers abziehen würde. Mir persönlich wäre es lieber, die Hersteller würden ihr Geld in die Erweiterung ihrer Fertigungsstraßen durch neues Equipment stecken, um sich für die nächsten Produktgenerationen zu rüsten. Aus meiner Sicht ist es besser, wenn technisches Personal der Platinenhersteller in die Designplanung involviert ist und in einer möglichst frühen Phase des Layout-Prozesses die Regeln und Vorgaben festlegt. Schwierig an dieser Option ist, dass man in diesem Fall möglicherweise schon ganz zu Beginn wissen muss, wer die Leiterplatte später produzieren wird. Da die meisten Unternehmen langfristig mit denselben Produzenten zusammenarbeiten, ist dieser Aspekt nicht ganz so kritisch.

Auf Anhieb korrektes Design

Es gibt mehrere Möglichkeiten, den Entwicklern den Weg zu einem auf Anhieb korrekten Design zu ebnen:

• Auf der einfachsten Ebene ist es notwendig, dass ein Hersteller Zugang zu jedem ECAD-Werkzeug findet und einen vorgefertigten Satz DFM-Regeln oder -Vorgaben für jede unterstützte Produktionsstraße oder Prozesskomplexität erzeugt. Diese Regelsätze können anschließend publiziert oder als Internet-Download für jene Kunden verfügbar gemacht werden, die mit dem entsprechenden Hersteller zusammenarbeiten. Werden die DFM-Checks vom Layouter korrekt ausgeführt, kann mit großer Wahrscheinlichkeit davon ausgegangen werden, dass der jeweilige Hersteller das betreffende Design mit verringerter Ausschussquote produzieren kann.

• In einem weiteren Schritt können Hersteller ihren registrierten Kunden komplette Projektvorlagen für verschiedene ECAD-Tools anbieten, die als ‚Shrink Wrap‘ die verschiedenen DFM-Checks für ihre Produktionslinien enthalten.

• Zusätzlich könnten die Anbieter von ECAD-Systemen (z.B. Altium) das API der Software für die Hersteller verfügbar machen, damit diese ihre eigenen Angebots- und DFM-Check-Systeme in das ECAD-Tool einbauen können. Entwickler könnten sich dann mit einem einfachen Mausklick davon überzeugen, dass ihr Design korrekt ist. Es wäre damit sogar möglich, von dem Produzenten ein Preisangebot für einen Prototypen einzuholen.

• Die dritte Lösung setzt voraus, dass der Hersteller über die notwendige Software-Infrastruktur verfügt und dass sichere Verbindungen zwischen der ECAD-Lösung und den DFM-Servern existieren. Man gewinnt hier zwei klare Vorteile. Zum einen kann der Platinenhersteller den kompletten DFM-Check durchführen, ohne seine Prozesse offenlegen zu müssen, zum anderen kann ein Designer seine DFM-Checks mit den Prozessen des Produzenten durchführen, ohne dass fremde Personen mit den eigenen Design-Quelldokumenten interagieren.

• Damit diese Probleme im Sinne der Entwickler gelöst werden können, ist eine Integration gefordert. Es ist richtig, dass der Lückenschluss zwischen Design und Fertigung auf einen zuverlässigen und universellen Datentransfer angewiesen ist. Entscheidend ist aber eine gute Zusammenarbeit zwischen allen Beteiligten. Sicherlich sind geeignete Datenformate genauso wichtig, sie sind jedoch nicht die vollständige Lösung. Mit ODB++ und IPC-2581 wurde bereits viel getan, allerdings verläuft der Fortschritt immer noch schleppend. ODB++ hat laut Angaben der Hersteller weniger als 20% Verbreitung gefunden, und IPC-2581 steckt noch in den Kinderschuhen. Wenn wir das Problem aber mit einem guten Datenformat, kombiniert mit einer frühzeitigen, integrierten und direkten Einbeziehung der Hersteller selbst angehen, kann ein großer Teil der Zeit und Materialvergeudung vermieden werden.