Embedded System Access

Das Problem des Testens von Elektronik hat seit ihrer Entwicklung keineswegs an Aktualität verloren. Das Thema erinnert an die Suche nach dem heiligen Gral, denn Testen soll eigentlich nichts kosten, weder Zeit noch Geld, nicht beim Design und insbesondere nicht in der Produktion. Wenn sich das Übel doch nicht vermeiden lässt, sind die Forderungen klar – vollautomatisierte Testentwicklung und -ausführung im Sub-Sekundenbereich mit Equipment zum Nulltarif und Fehlerabdeckung von mindestens 100%.
Egal ob zur Design-Validierung, als Gütesensor zur Steuerung des Produktionsprozesses oder als Mittel zur Qualitätssicherung durch Erkennung fehlerhafter Produkte: Testen ist unabdingbar. Doch die Trends sind besorgniserregend, machen doch die Testkosten mittlerweile einen nicht unbedeutenden Teil an den Entwicklungs- und Produktionskosten aus und das mit steigender Tendenz. Die Schuldigen an dieser Entwicklung sind schnell identifiziert und heißen Komplexität, Geschwindigkeit und vor allem Zugriff. Ihr vereinigtes Wirken führt zu grundlegenden systemischen Veränderungen in der notwendigen Balance zwischen Design und Test. Dabei fangen die Problemstellungen von Chip- und Boardtest an zu korrelieren. Während Boards durch den Verlust an Zugriff physikalisch immer mehr den Charakter von Schaltkreisen annehmen, führt die rasante Entwicklung in Richtung von 3D-Chips mit Multi-Die-Integrationen zu Strukturen, wie sie auf Board-Level existieren. Damit ist das 3D-Board mit fast vollständigem Verlust an physikalischem Zugriff bereits im Anmarsch. Gleichzeitig ermöglicht die Kombination aus neuen Packaging- und Integrations-Technologien bisher unerreichte Komplexitäten.

Testen, Debuggen, Programmieren und Emulieren

Waren vor vielen Jahren noch mehrere Boards zur Realisierung von Systemdesigns notwendig, so sind diese heutzutage auf Schaltkreisniveau als System-On Chip (SOC) oder System-In Package (SIP) integriert. Dadurch können Boards einerseits miniaturisiert werden, eröffnen andererseits aber auch gigantische Möglichkeiten zur Realisierung superkomplexer Systeme. Doch egal wie die Designs konfektioniert sind, aus testtechnischer Sicht ergibt sich die Grundsatzfrage, wie derartige Systeme überhaupt noch sinnvoll getestet werden können, und ob es nicht möglich ist, gezielt Synergieeffekte zwischen Chip- und Boardtest zu generieren. War der In-Circuit-Test über viele Jahre die dominante Testmethode, so wurde die so genannte Pin-Elektronik eines Testers aufgrund des kontinuierlich sinkenden Testzugriffs mehr und mehr in die zu testende Schaltung verlagert. Als Folge entstand eine designintegrierte Pin-Elektronik, welche per JTAG-Testbus angesteuert wird. Dies ist der Ansatz des Boundary Scan (IEEE Std. 1149.x), wobei die offene Erweiterbarkeit der Registerarchitektur sowie die Universalität des Bus-Interfaces und seinem Übertragungsprotokoll das eigentlich Geniale sind. Diese Eigenschaften machen Boundary Scan bis heute zu einer technologischen Basis für neue nicht-intrusive Verfahren und Standards zum Testen, Debuggen, Programmieren und Emulieren. Eine Tatsache, die das Ensemble der Zugriffsstrategien auf Board-Level nachhaltig verändert hat. Mittlerweile lassen sich grundlegend folgende Klassen unterscheiden:

– Native Connector Access: natürlicher Zugriff über die designintegrierten I/O

– Intrusive Board Access: künstlicher Zugriff über Nadeln und Proben

– Embedded System Access: natürlicher Zugriff über designintegrierten Test-Bus

Dabei schließen sich diese Klassen in der praktischen Nutzung nicht gegenseitig aus. Inwieweit sie allerdings für den Anwender in Kombination eingesetzt werden können, hängt von den individuellen Fähigkeiten der gewählten ATE-Plattform ab. Dennoch stellt sich die Frage, in welchem Verhältnis die einzelnen Zugriffsstrategien zueinander stehen und was Embedded System Access (ESA) praktisch bedeutet. ESA ist eine eigenständige Klasse, die eine Vielzahl nichtinvasiver Zugriffstechnologien konsistent vereint. Dazu gehören insbesondere:

– Boundary-Scan Test (IEEE Std 1149.1/.4/.6/.7) – Processor-Emulation Test (PET) – Chip-Embedded Instrumentation (IJTAG, IEEE P1687) – In-System Programming (ISP) – Core-Assisted Programming (CAP) – FPGA-Assisted Test (FAT) – FPGA-Assisted Programming (FAP) – System JTAG (SJTAG)

Eine genauere Analyse wichtiger ESA-Technologien auf Board-Level zeigt große Unterschiede in den Wirkungsweisen und Zielstellungen. Die Matrix in Abbildung 2 spiegelt den komplementären Charakter der einzelnen Prinzipien deutlich wider. Bereits hieraus lässt sich ableiten, wie wichtig ATE-Plattformen sind, die sämtliche Technologien einheitlich unterstützen. Auch im sehr wichtigen Bereich der Programmierung existieren völlig unterschiedliche ESA-Technologien. Allerdings nutzen sie zum Großteil die gleiche Infrastruktur wie die bereits beschriebenen Lösungsansätze zum Test. Diese Situation macht sehr hohe Synergien zwischen Test und Programmierung möglich. Der Übergang zum Embedded System Access bedeutet keine marginale Anpassung der Art und Weise wie Test- oder Programmiervektoren gehandelt werden, sondern muss als fundamentaler technologischer Umbruch verstanden werden. Dazu gehören insbesondere

– Integration der Testelektronik in das zu testende System – untrennbare Kopplung von Funktions- und Testelektronik im Systemdesign – Ausprägung von Testzentren mit unterschiedlichen Fähigkeiten – stark erweiterte Vielfalt an Test- und Programmierstrategien – Möglichkeiten zur Nutzung über den gesamten Produktlebenszyklus – Flexibilität einer rekonfigurierbaren Pin-Elektronik durch FPGA – Einsatz völlig neuartiger Instrumentierungsplattformen Bei der praktischen Nutzung des Embedded System Access findet im Prinzip eine Transformation vom rein funktionalen Design in einen temporären Test-Mode statt. In diesem Betriebszustand ist die eingebettete Pin-Elektronik dann in der Lage, die gesamte Unit Under Test (UUT) durch Partitionierung in einzelne Blöcke und strukturelle Elemente zu testen. In Abhängigkeit von der konkreten Implementierung des Embedded System Access ergibt sich eine Fülle von Applikationen. Dabei ist derzeit insbesondere der FPGA-basierende Test ein Technologietreiber für immer komplexere Test- und Measurement-Funktionen. Dazu zählen Applikationen wie Spannungsmessungen, Frequenzmessungen, Temperaturmessungen, Bit Error Rate Tests (BERT) für high-speed Signale, Impulszähler und Logic Scopes. Dabei ist es von großem Vorteil, dass die Signale und Messergebnisse direkt in der Schaltung gewonnen werden, also nicht durch unnatürliche Störquellen wie mechanische Probes, Kabel, zusätzliche elektrische Lasten etc. verfälscht sind. Dadurch werden die Test- und Messvorgänge nicht nur genauer, sondern können auch besser reproduziert werden.

Softwarewerkzeuge für intuitive grafische Nutzerinterfaces

Obwohl bisher primär JTAG als Testbus genannt wurde, existieren in der Praxis eine Vielzahl proprietärer Bus-Interfaces. Das gilt insbesondere für die Debug-Interfaces von Prozessoren wie Serial Wire Debug, Spy-Bi-Wire oder Background Debug Mode. Daraus ergeben sich für die ATE-Anbieter hohe Anforderungen bezüglich der Flexibilität des externen Testbuscontrollers. Auch die Unterstützung sämtlicher ESA-Technologien durch entsprechend leistungsfähige Softwarewerkzeuge muss für Anwender über intuitive grafische Nutzerinterfaces gegeben sein. In diesem Kontext ist nicht nur die individuelle Einzelnutzung einer Methode gefragt, sondern vor allem auch Interaktivität zwischen den Technologien, um dadurch besondere Vorteile wie eine verbesserte Fehlerabdeckung zu erzielen. In diesem Kontext spielt auch die Kombination von Embedded System Access mit anderen Zugriffstechnologien wie Invasive Board Access und Native Connector Access eine wichtige Rolle. Hier muss das Test-Equipment insbesondere gute Integrationseigenschaften bieten und für alle modernen Integrationsplattformen verfügbar sein. Perspektivisch wird hier insbesondere der Funktionstest einen hohen Stellenwert einnehmen, da hierfür sehr leistungsfähige und offene Plattformen wie PXI immer weiter in den Test-Markt vordringen.

Boundary-Scan-Plattformen in mehren Dimensionen

In der Endkonsequenz macht der Übergang zum Embedded System Access mit all seinen Facetten eine völlig neue Klasse von JTAG-/Boundary-Scan-Instrumentierungen notwendig und stellt damit eine enorme Herausforderung für die ATE-Lieferanten dar. Mittlerweile sind jedoch die ersten Lösungen in Form von multidimensionalen JTAG/Boundary-Scan-Plattformen verfügbar. Die Entwicklung des Embedded System Access wird perspektivisch vor allem durch weitere Standardisierung der Testbus-Ebene auf der Basis des IEEE1149.7 und der Ansteuerung von Chip Embedded Instruments durch IEEE1687 und Erweiterungen von IEEE1149.1 gekennzeichnet sein. Vor allem neue Instrument-IP in Form von Hardmakros oder FPGA-embedded Softmakros werden die Innovation bei den Test-, Mess- und Programmierstrategien kontinuierlich vorantreiben.