IAR Systems hat Mitte November die vollständige Unterstützung der CoDense-Erweiterung des AndeStar V5 RISC-V-Prozessors von Andes Technology in der neuesten Version der IAR Embedded Workbench for RISC-V angekündigt. CoDense ist eine patentierte Erweiterung der ISA (Instruction Set Architecture) des Prozessors, die der IAR-Toolchain hilft, einen kompakten Code zu generieren, um Flash-Speicher auf dem Zielprozessor zu sparen, während die zuvor unterstützten AndeStar V5 DSP/SIMD- und Performance-Erweiterungen zu einer höheren Anwendungsleistung beitragen. IAR Systems hat die AndesCore RISC-V CPU IP bereits in einem frühen Stadium unterstützt und will damit Anbietern eine komplette Entwicklungs-Toolchain mit dem leistungsstarken IAR C/C Compiler und einem umfassenden Debugger bieten, der auch in einer ISO26262-konformen, für funktionale Sicherheit zertifizierten Version erhältlich ist. Andes ist ein Gründungsmitglied von RISC-V International und Anbieter von leistungsfähigen/stromsparenden 32/64-Bit-Embedded-Prozessor-IP-Lösungen.
Die gemeinsamen Lösungen von Andes und IAR Systems mit ihrer robusten Entwurfsmethodik für Sicherheitsanwendungen sollen Anwendern helfen, die Entwicklung einschließlich des Zertifizierungsprozesses zu beschleunigen und damit die Markteinführung ihrer Produkte zu beschleunigen. CoDense in AndeStar V5 ist eine von Andes erweiterte Funktion zur Komprimierung der Codegröße auf der Grundlage der erweiterbaren RISC-V-Standardbefehle. Die Erweiterung hat sich bereits in mehr als 10 Milliarden SoCs mit AndeStar-V3-Prozessoren bewährt. Neben der Unterstützung für CoDense bietet die neueste Version 3.11 der IAR Embedded Workbench für RISC-V auch Unterstützung für die „P“-Erweiterung 0.9.11 (Standard Extension for Packed-SIMD Instructions) und verbessertes Symmetric Multi-Processing und Asymmetric Multi-Processing Multicore-Debugging.
Die IAR Embedded Workbench ist bei RISC-V-Entwicklern aufgrund ihrer Codegrößen-Optimierungen auf dem Vormarsch, was es Unternehmen ermöglicht, kleinere Geräte zu verwenden oder einer bestehenden Plattform noch mehr Funktionalität hinzuzufügen. Der Code wird mit der Optimierungstechnologie der Toolchain generiert und soll in CoreMark-Tests des EEMBC Certification Lab mit schnellem Code und branchenführender Performance überzeugen. Der enthaltene C-SPY Debugger gibt Entwicklern die volle Kontrolle über die Anwendung in Echtzeit, unter anderem durch komplexe Breakpoints, Profiling, Code Coverage, Timeline mit Interrupt und Power Logging. Vollständig integrierte Code-Analyse-Tools sollen die Einhaltung spezifischer Standards wie MISRA C (2004 und 2012) sowie der besten Programmierpraktiken wie Common Weakness Enumeration und CERT C Secure Coding Standard, gewährleisten. Da die IAR Embedded Workbench für RISC-V auch für die Entwicklung funktionaler Sicherheit zertifiziert ist, kann sie mit einem Sicherheitsbericht und Leitfaden für zehn verschiedene Standards, z.B. für Automobil- oder Industrieanwendungen, ausgeliefert werden.
„Wir freuen uns, dass IAR Systems die AndeStar-V5-RISC-V-Prozessoren vollständig unterstützt, insbesondere durch die Erweiterung der patentierten CoDense-Erweiterung in dieser Version“, sagte Dr. Charlie Su, Präsident und CTO von Andes Technology. „CoDense erhöht die Codedichte signifikant im zweistelligen Bereich und ist in MCU- oder IoT-Anwendungen sehr willkommen.“
