Modell-basierte Timing-Optimierung für Single- auf Multi-Core Embedded Systeme
Die iSysem AG und Timing-Architects Embedded Systems GmbH haben Anfang Juli die Verfügbarkeit einer durchgängigen Werkzeugkette an angekündigt, die eine teilautomatisierte Software-Architektur-Entwicklung von Multi-Core Embedded Systemen ermöglicht. Nach Unternehmensangaben ermöglicht dies den Übergang von Single-Core auf Multi-Core Embedded Systeme effizient und risikosicher.
Der Schlüssel zur Lösung liegt in der Verschmelzung von Verfahren zur hardwarenahen Laufzeitmessung und Modell-basierten Optimierung. Dies erlaubt eine automatische und präzisere Modelerstellung sowie kontinuierlichen Abgleich zwischen Modell und Realität auf Basis von Hardware Traces.
Das System erkennt nach Anbieterangaben automatisch Abweichungen zwischen Modell und Implementierung z.B. durch Gegenüberstellung von Anforderungsauswertungen. Entwicklungsaufwendungen reduzieren sich damit aufgrund frühzeitiger Tool-Unterstützung mit dem Ziel Testdurchlaufzeiten und Implementierungsfehler zu reduzieren. Die enge Kopplung von Simulation und Verifikation auf der realen Zielhardware soll so zu einer gesteigerten Qualität und Zuverlässigkeit des Entwicklungsprozesses und des Endprodukts führen.
