NAND-Controller werden überflüssig
e?MMC NAND geht bezüglich der Speicherverwaltung oder Memory Management noch einen Schritt weiter als die angesprochene Lösung: NAND Flash und der Controller-Chip werden zusammen in einem Gehäuse verbaut. Die Bausteine entsprechen den JEDEC-Standards und kommen in Smartphones, Tablets, Set-Top-Boxen, TV-Geräten und in Industrierechnern zum Einsatz. Der Embedded Controller führen Funktionen wie Fehlerkorrektur, Wear Levelling und Bad-Block-Management aus und sorgen für den korrekten Betrieb des NAND-Speichers. e?MMC-Speicher basiert auf MLC NAND und vereint Raw MLC NAND mit einem NAND-Controller. Um beim Hochgeschwindigkeits-Datenaustausch die Zuverlässigkeit des Speichers zu erhöhen, kann managed MLC einen pseudo Single Level Cell (pSLC)-Modus nutzen, der SLC NAND emuliert. Dabei wird nur ein Bit in jeder MLC-Zelle gespeichert, und Daten lassen sich zehn Mal häufig austauschen als im Standard-MLC-NAND-Betrieb – bei vergleichbarer Zuverlässigkeit. Dies ist vor allem in Anwendungen wie Set-Top-Boxen von Vorteil, um Live-TV-Übertragungen zu pausieren, wobei Daten regelmäßig überschrieben werden. Der pSLC-Modus muss während der ersten Initialisierung aktiviert werden; der NAND-Controller verwaltet dann den MLC-Speicher wie gewohnt. e?MMC mit hoher Speicherdichte kann Interleaving nutzen, was die Leistungsfähigkeit durch paralleles Adressieren mehrerer Regionen erhöht. Bei Schreib- und Löschvorgängen befindet sich der NAND-Speicherbus im Betriebsmodus und muss auf eine Antwort warten. Erhält der integrierte NAND-Controller Zugriff auf einen anderen NAND-Chip oder ein separates NAND-Register bzw. einen separaten NAND-Bus, sind mehrere Zugriffe – wie Lesen, Schreiben und Löschen – möglich. Die Schnittstelle für e?MMC-Produkte ist durch das JEDEC-Konsortium standardisiert, um Interoperabilität zwischen den Produkten verschiedener Hersteller zu garantieren. Die e?MMC-Schnittstelle besteht aus einem parallelen 8/4/1-Bit-Datenbus und einigen wenigen Steuersignalen. Im Gegensatz dazu sind Raw-NAND-Schnittstellen nicht standardisiert. Sie verwenden einen parallelen 8Bit-Datenbus und wesentlich mehr Steueranschlüsse. Die neuste Version des JEDEC-Standards e?MMC v5.0 definiert eine Hochgeschwindigkeits-Schnittstelle (HS400) um die Anforderungen leistungsfähiger Systeme zu erfüllen. Sie umfasst auch einen Update-Vorgang, über den sich eine neue e?MMC Device Controller Firmware installieren lässt, sobald sich das Produkt im Einsatz befindet. Eine Sleep-Benachrichtigungsfunktion ermöglicht den sicheren Übergang in stromsparende Sleep-Modi. Eine wichtige Funktion jeder Version ist die Rückwärtskompatibilität zu e?MMC-Bausteinen, die früheren Standards entsprechen. Somit bietet die neue v5.0-Anschlussbelegung eine höhere Leistungsfähigkeit und ist gleichzeitig rückwärtskompatibel.
Einsatz in Highend- Smartphones und Tablets
Wie bei allen Digitalbausteinen zeigt sich auch bei Speicher-ICs ein stetiger Trend hin zu mehr Leistungsfähigkeit und einem geringeren Stromverbrauch in immer kompakteren Gehäusen. Toshiba fertigt sein e?MMC Flash im 15nm-Prozess, um diese Forderungen zu erfüllen. Ebenso besteht Bedarf, die Lebensdauer älterer Produkte zu verlängern. BENAND erfüllt diese Forderung und bietet aktuelle NAND-Technik, ohne die Controller-Hardware aufrüsten zu müssen. Auch ein größerer Betriebstemperaturbereich für Produkte mit e?MMC NAND Flash wird zunehmend gefordert. Der Standard-Betriebstemperaturbereich für e?MMC in Consumer-Elektronik reicht von -25 bis +85°C. Der Hersteller bietet aktuell Bausteine, die für den industriellen und AutomotiveInfotainment-Bereich ausgelegt sind und einen Temperaturbereich von -40 bis +85°C unterstützen. In Zukunft werden Highend-Smartphones und Tablets zu den ersten Geräten zählen, die nach e?MMC mit dem neuen Speicherformat UFS ausgestattet werden. Universal Flash Storage (UFS) befindet sich derzeit noch in der frühen Phase der Serienfertigung. Mit anfänglichen Datenübertragungsraten von 300MB/s oder 2,9Gbps Single Lane zielen die Bausteine auf hochleistungsfähige Consumer-Elektronik. Die nächste Generation dieses Speicherformats soll dann Geschwindigkeiten von 5,8/11,6Gbps erreichen und in Multi-Lane-Lösungen implementiert werden. Daten lassen sich dann über den seriellen Bus in Uplink- und Downlink-Richtung gleichzeitig übertragen. Entwickler Smart Devices verlangen intelligenteres, schnelleres NAND Flash mit höherer Speicherdichte, das rückwärtskompatibel ist und sich einfach integrieren lässt. Mit seiner umfangreichen Erfahrung im Bereich NAND Flash und Controller bietet Toshiba zuverlässige und hochleistungsfähige Speicherlösungen für die heutige, zukünftige und länger bestehende Geräte.
