AMD hat das AMD Versal Premium VP1902 adaptive System-on-Chip (SoC) angekündigt. Das VP1902 adaptive SoC ist ein Chiplet-basierter Baustein der Emulationsklasse, der die Verifikation zunehmend komplexer Halbleiterdesigns deutlich beschleunigt. Er bietet eine doppelt so hohe Kapazität wie die vorherige Generation und ermöglicht es Entwicklern, anwendungsspezifische integrierte Schaltungen (ASICs) und SoC-Designs zu entwickeln und zu validieren, um Technologien der kommenden Generation schneller auf den Markt zu bringen.
KI-Workloads führen zu einer zunehmenden Komplexität in der Chipfertigung und erfordern Lösungen der zukünftigen Generation, um die Chips von morgen zu entwickeln. FPGA-basierte Emulation und Prototyping bieten höchste Leistung, ermöglichen eine schnellere Siliziumverifizierung und versetzen Entwickler in die Lage, im Designzyklus nach links zu springen und mit der Softwareentwicklung weit vor dem Tape-out des Siliziums zu beginnen. AMD ist hier durch Xilinx seit über 17 Jahren am Markt und hat bereits sechs Generationen Emulationsbausteine auf den Markt gebracht, deren Kapazität sich mit jeder Generation nahezu verdoppelt hat.
„Die Bereitstellung grundlegender Rechentechnologie für unsere Kunden hat oberste Priorität. Bei Emulation und Prototyping bedeutet das, die höchstmögliche Kapazität und Leistung zu liefern“, so Kirk Saban, Corporate Vice President, Product, Software, & Solutions Marketing, Adaptive and Embedded Computing Group, AMD. „Chipdesigner können mit dem adaptiven SoC VP1902 zuverlässig Produkte der kommenden Generation emulieren und prototypisieren und so die Innovationen von morgen in den Bereichen KI, autonome Fahrzeuge, Industrie 5.0 und weiteren neuen Technologien beschleunigen.“
Souverän Designs der nächsten Generation emulieren und prototypisieren
Die Komplexität von ASIC- und SoC-Designs nimmt zu, besonders mit der rasanten Entwicklung von KI- und ML-basierten Chips. Eine umfassende Verifizierung von Silizium und Software vor dem Tape-Out ist daher zwingend notwendig.
Der VP1902 liefert Kapazität und Konnektivität. Er bietet 18,5Mio. Logikzellen für eine zweifach höhere programmierbare Logikdichte und eine zweifach höhere I/O-Bandbreite verglichen mit der letzten Generation dem Virtex UltraScale+ VU19P FPGA.
Schnelle Design-Iterationen mit Debugging-Funktionen
Debugging ist für die Verifizierung vor der Chip-Produktion und die simultane Softwareentwicklung entscheidend. Das Erkennen und Beheben von Fehlern vor dem Tape-Out sorgt dafür, dass Programme im Zeit- und Kostenrahmen bleiben. Das adaptive VP1902 SoC nutzt die Versal-Architektur, einschließlich des programmierbaren Network-on-Chip, um ein bis zu 8-fach schnelleres Debugging im Vergleich zur Vorgängergeneration VU19P FPGA zu ermöglichen.
Entwicklungstools und Partnerschaften bei Ökosystemen
Die AMD Vivado ML Design Suite bietet Kunden eine umfassende Entwicklungsplattform, um Anwendungen und Technologien der nächsten Generation schnell zu designen, zu debuggen und zu validieren und die Markteinführung zu beschleunigen. Zu den neuen Funktionen, die eine effizientere Entwicklung auf dem adaptiven VP1902 SoC unterstützen, gehören die automatische Unterstützung beim Design Closure, interaktives Design Tuning, Remote-Multi-User-Echtzeit-Debugging und eine verbesserte Back-End-Kompilierung, die es Endanwendern ermöglicht, IC-Designs schneller zu iterieren.
