Lesedauer: 2 min
12. November 2021
RTOS für RISC-V-Prozessoren verfügbar
Bild: Segger Microcontroller GmbH & Co.KG

Seggers’s Embos-Ultra, ein neues RTOS mit Cycle-resolution Timing, ist jetzt für RISC-V Prozessoren verfügbar. Das Cycle-resolution Timing soll den periodischen Tick-Interrupt entfernen und so die CPU-Last und den Energieverbrauch reduzieren. Die Planung aller zeitbasierten Ereignisse, wie Timeouts, Verzögerungen und periodische Timer, kann in Mikrosekunden oder CPU-Zyklen angegeben werden. Die zyklusauflösende Timing-Technologie ersetzt zielspezifische Techniken für präzises Timing durch saubere und konsistente API-Aufrufe. „Wir haben unser neues Embos-Ultra für RISC-V verfügbar gemacht als Teil unserer kontinuierlichen Unterstützung für die ständig wachsende RISC-V-Gemeinschaft“, sagt Ivo Geilenbruegge, Geschäftsführer von Segger. Ein Upgrade von Embos auf Embos-Ultra funktioniert einfach, da es die volle API-Kompatibilität mit dem klassischen Embos beibehält. Gleichzeitig bietet es durch zusätzliche API-Aufrufe CPU-Taktgenauigkeit für das Scheduling. Es sind keine Anwendungsänderungen erforderlich, da das bestehende API und RTOS-Verhalten beibehalten wird. Die traditionelle Embos-API kann zusammen mit der erweiterten Embos-Ultra-API in derselben Anwendung verwendet werden. Anwendungen können sofort von dem Upgrade profitieren, indem sie aufgrund der Entfernung des periodischen Ticks und der Möglichkeit, in Mikrosekunden oder sogar CPU-Zyklen zu planen, Energie sparen.

SEGGER Microcontroller GmbH & Co.KG
http://www.segger.com

Das könnte Sie auch interessieren